Family list

22 family members for: JP4133035

Derived from 14 applications

1 LIGHT VALVE DEVICE

Inventor: TAKASU HIROAKI (JP); KOJIMA Applicant: KOJIMA YOSHIKAZU (JP); TAKASU

YOSHIKAZU (JP); (+6) HIROAKI (JP); (+6)

EC: G02F1/1337T; G02F1/1362D; (+2) IPC: G02F1/1337; G02F1/1362; G09G3/36 (+7

Publication info: CA2050736 A1 - 1992-03-06

2 Semiconductor light valve device and process for fabricating the same.

Inventor: TAKASU HIROAKI (JP); KOJIMA Applicant: SEIKO INSTR INC (JP)

YOSHIKAZU (JP); (+6)

EC: G02F1/1337T; G02F1/1362D; (+2) IPC: G02F1/1337; G02F1/1362; G09G3/36 (+9

Publication info: EP0474474 A2 - 1992-03-11 EP0474474 A3 - 1992-09-30

3 SEMICONDUCTOR DEVICE FOR LIGHT VALVE SUBSTRATE

Inventor: KAMIYA MASAAKI; KOJIMA YOSHIKAZU; Applicant: SEIKO INSTR INC

(+1)

EC: IPC: G02F1/136; G02F1/1368; H01L21/336

(+11)

Publication info: JP2939563B2 B2 - 1999-08-25 **JP4115231 A** - 1992-04-16

SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE FOR FLAT PLATE

TYPE LIGHT VALVE SUBSTRATE

Inventor: KAMIYA MASAAKI; TAKASU HIROAKI; Applicant: SEIKO INSTR INC

(+4)

EC: IPC: G02F1/1345; G02F1/136; G02F1/1368

(+10)

Publication info: JP2967126B2 B2 - 1999-10-25

JP4362924 A - 1992-12-15

5 SEMICONDUCTOR SINGLE CRYSTAL THIN FILM-COMBINED

SUBSTRATE

Inventor: KOJIMA YOSHIKAZU Applicant: SEIKO INSTR INC

EC: IPC: G02F1/136; G02F1/1368; G02F1/13 (+1)

Publication info: JP2976002B2 B2 - 1999-11-10 JP4115232 A - 1992-04-16

6 SEMICONDUCTOR SUBSTRATE DEVICE FOR LIGHT VALVE AND

PRODUCTION THEREOF

Inventor: TAKASU HIROAKI; KOJIMA YOSHIKAZU Applicant: SEIKO INSTR INC

EC: IPC: G02F1/1345; G02F1/136; G02F1/1368

(+10)

Publication info: JP2979196B2 B2 - 1999-11-15

JP4115230 A - 1992-04-16

7 SINGLE CRYSTAL THIN FILM SEMICONDUCTOR DEVICE FOR

OPTICAL VALVE SUBSTRATE

Inventor: TAKASU HIROAKI Applicant: SEIKO INSTR INC

EC: IPC: G02F1/1333; G02F1/136; G02F1/1365 (+

Publication info: JP3062698B2 B2 - 2000-07-12 **JP4133035 A** - 1992-05-07

B LIQUID CRYSTAL LIGHT VALVE DEVICE CONSISTING OF

SEMICONDUCTOR SINGLE CRYSTAL THIN FILM SUBSTRATE

Inventor: YAMAZAKI TSUNEO; TAKASU HIROAKI; Applicant: SEIKO INSTR INC

(+2)

EC: IPC: G02F1/1337; G02F1/1343; G02F1/13 (+2

Publication info: JP3171844B2 B2 - 2001-06-04 JP4116623 A - 1992-04-17

9 LIGHT VALVE DEVICE

Inventor: YAMAZAKI TSUNEO Applicant: SEIKO INSTR INC

EC: IPC: G02F1/133; G02F1/13; (IPC1-7): G02F1/13

Publication info: JP3215409B2 B2 - 2001-10-09 **JP4128717 A** - 1992-04-30

10 SINGLE CRYSTAL THIN FILM SEMICONDUCTOR DEVICE FOR

OPTICAL VALVE SUBSTRATE

Inventor: TAKASU HIROAKI Applicant: SEIKO INSTR INC

EC: IPC: G02F1/1343; G02F1/136; G02F1/1368 (+

Publication info: JP4133034 A - 1992-05-07

11 SINGLE CRYSTAL THIN FILM SEMICONDUCTOR DEVICE FOR

OPTICAL VALVE SUBSTRATE

Inventor: KOJIMA YOSHIKAZU; YABE SATORU; Applicant: SEIKO INSTR INC

(+1)

EC: IPC: G02F1/133; G02F1/136; G02F1/1368 (+

Publication info: JP4133036 A - 1992-05-07

12 SEMICONDUCTOR DEVICE

Inventor: KOJIMA YOSHIKAZU Applicant: SEIKO INSTR INC

EC: IPC: H01L27/04; H01L21/822; H01L21/8238

(+12)

Publication info: JP4312967 A - 1992-11-04

13 Light valve device making

Inventor: TAKASU HIROAKI (JP); KOJIMA Applicant: SEIKO INSTR INC (JP)

YOSHIKAZU (JP); (+6)

EC: G02F1/1337T; G02F1/1362D; (+2) **IPC:** G02F1/1337; G02F1/1362; G09G3/36 (+8

Publication info: US5637187 A - 1997-06-10

14 Light valve device

Inventor: TAKASU HIROAKI (JP); KOJIMA Applicant: SEIKO INSTR INC (JP)

YOSHIKAZU (JP); (+6)

EC: G02F1/1337T; G02F1/1362D; (+2) IPC: G02F1/1337; G02F1/1362; G09G3/36 (+7

Publication info: US6067062 A - 2000-05-23

Data supplied from the esp@cenet database - Worldwide

SINGLE CRYSTAL THIN FILM SEMICONDUCTOR DEVICE FOR OPTICAL VALVE SUBSTRATE

Patent number: JP4133035 Publication date: 1992-05-07

Inventor: TAKASU HIROAKI
Applicant: SEIKO INSTR INC

Classification:

- international: G02F1/1333; G02F1/136; G02F1/1365; G02F1/1368;

H01L21/336; H01L29/786; **G02F1/13; H01L21/02; H01L29/66;** (IPC1-7): G02F1/1333; G02F1/136


- european:

Application number: JP19900254920 19900925 Priority number(s): JP19900254920 19900925

Report a data error here

Abstract of JP4133035

PURPOSE:To obtain a stable optical valve operation characteristic by forming integrally a pixel electrode and a switching element by using a LSI manufacturing technology for a high quality semiconductor single crystal thin film layer formed on a quartz glass substrate and connecting a capacitive element to the pixel electrode. CONSTITUTION:On the surface of the electrically insulated substrate 1, the semiconductor single crystal thin film 2 is arranged. Next the thin film 2 is partially converted to a field oxidized film 3 with a selective heat change. A portion of the thin film 2 remaining without being subjected to a selective heat change forms an element region 4. Then on the field oxidized film 3, the pixel electrode 5 is arranged. On the other hand the switching element 4a is integrally formed in the element region 4. Here the switching element 4a conducts selective power supply to the corresponding pixel electrode 5. besides, the capacitive element 11 is connected to the pixel electrode 5 and the charge conducted with the power supply through the switch 4a is accumulated.



Data supplied from the esp@cenet database - Worldwide

⑲ 日本国特許庁(JP)

⑩特許出願公開

◎ 公開特許公報(A) 平4-133035

Sint. Cl. 5

識別記号

庁内整理番号

❸公開 平成4年(1992)5月7日

G 02 F 1/136 1/1333 5 0 0 9018-2K 8806-2K

審査請求 未請求 請求項の数 6 (全9頁)

図発明の名称 光弁基板用単結晶薄膜半導体装置

②特 顧 平2-254920

❷出 顧 平2(1990)9月25日

@ 発明者 鷹 巣

博 昭 東京都江東区

東京都江東区亀戸6丁目31番1号 セイコー電子工業株式 会社内

勿出 願 人 セイコー電子工業株式

東京都江東区亀戸6丁目31番1号

会社

四代 理 人 弁理士 林 敬之助

明 細 書

1. 発明の名称

光弁基板用単結晶薄膜半導体装置

- 2. 特許請求の範囲
- 1. 電気絶縁性の基板と、

数半導体単結品薄膜に集積的に形成され対応する る通素電極に対して選択铅電を行なう為のスイッ 余素子群と、

個々の画素電額に接続され給電された電荷を保 持する為の容量性素子群とからなる光弁基板用半 導体装置。

- 2. 各容量性素子群は、各画素電極の上に誘電体膜 を介して積層された電極からなる請求項1に記載 の光弁基板用半導体装置。
- 各面業電標は半導体多結品薄膜からなり、設務 電体膜は半導体多結晶薄膜の表面に形成された熱

取化験からなるとともに、装電艦は透明電極から なる請求項2に記載の光弁基板用半導体装置。

4. 各スイッチ素子はゲートラインを介して選択走査される単結品薄膜絶縁ゲート電界効果トランジスタからなり、

各容量性素子はゲートラインを覆う様に誘電体 膜を介して積層配置された画業電極延設部からな る請求項1に記載の光弁基板用半導体装置。

- 5. 該ゲートラインは半導体多結晶薄膜からなり、 該誘電体膜は半導体多結晶薄膜表面に形成された 熱酸化膜からなる請求項4に記載の光弁基板用半 導体装置。
- 6. 該半導体単結品薄膜は、基板表面に接着された 研摩半導体単結品薄膜である請求項1に記載の光 弁基板用半導体装置。
- 3. 発明の詳細な説明

[産業上の利用分野]

本発明は直視型表示装置や投影型表示装置等に 用いられる平板型光弁装置に関する。より詳しく は、平板型光弁装置の基板として用いられ、半導

特期平4-133035 (2)

体薄膜に集積的に形成された藤素電極群及びス イッチ素子群を有する薄膜半導体装置に関する。 かかる半導体装置は例えば典型的にアクティブマ トリックス型の光弁装置を組み立てるのに用いら

[従来の技術]

アクティブマトリックス装置の原理は比較的関 単であり、各画素にスイッチ素子を設け、特定の 画素を選択する場合には対応するスイッチ素子を 導漉させ、非選択時においてはスイッチ素子を非 導選状態にしておくものである。このスイッチ素 子はアクティブマトリックス装置の液晶パネルを 構成するガラス基数上に形成されている。従って スイッチ素子の薄膜化技術が重要である。この業 子として通常薄膜絶縁ゲート電界効果トランジス タが用いられる。

従来、アクティブマトリックス装置においては 薄膜絶縁ゲート電界効果トランジスタはガラス基 板上に堆積された非晶質シリコン薄膜あるいは多 結晶シリコン薄膜の表面に形成されていた。これ

ら非晶質シリコン薄膜及び多結晶シリコン薄膜は 物理気相或長法あるいは化学気相成長法を用いて ガラス基板上に容易に堆積できるので比較的大薦 面のアクティブマトリックス装置を製造するのに

[発明が解決しようとする課題]

しかしながら、従来の非晶質シリコン薄膜ある いは多結晶シリコン薄膜を用いたアクティブマト リックス装置は、画素電極の高密度化及びスイッ チ素子の微纖化には必ずしも適していない。最近、 直視型表示装置とは別に、数細化されたスイッチ 業子及び高密度に集積された画素電極を育する超 小型表示装置あるいは光弁装置に対する要求が高 まって来ている。かかる趙小型光弁装置は例えば 投影型画像装置の一次画像形成面として利用され、 投影型のハイビジョンテレビとして応用可能であ る。微細半導体製造技術あるいはLS!製造技術 を直接適用する事が可能であれば、数価オーダの 画素寸法を有し全体としても数cm程度のチップ寸 法を有する超小型光弁装置が可能であると考えら

れている。

しかしながら、従来の非贔屓あるいは多結晶シ リコン薄繭を用いている限り、LSI製造技術を 直接適用してuntオーダの薄膜トランジスタスイッ チ素子を形成する事は困難である。例えば、非晶 質シリコン薄膜の場合にはその成膜温度が308℃ 程度である為、LSI製造技術に必要な高温処理 を実施する事ができない。又、多結晶シリコン薄 膜の場合には結晶粒子の大きさが数皿程度である 為、必然的に薄膜トランジスタの微細化が制限さ れる。加えて、多結晶シリコン薄膜の成膜温度は 600で程度であり、1000で以上の高温処理を要す るLS!製造技術を活用する事は実際上不可能で ある。以上に述べた様に、従来の非贔屓又は多精 品シリコン薄膜を用いたアクティブマトリックス 装置用薄膜半導体装置は、通常の半導体集積回路 装置と同程度の集積密度及びチップ寸法を実現す る事が極めて困難であるという問題点があった。 上述した従来の技術の問題点に鑑み、本発明は微 細化されたスイッチ素子及び高密度に集積された

画素電極を有する光弁基板用半導体装置を提供す る事を一般的な目的とする。この一般的目的を達 成する為に、本発明においては電気絶縁性の基板 とその上に形成された半導体単結晶薄膜とからな る二脳構造を育する複合基板を用いて薄膜トラン ジスタスイッチ索子群及び対応する画業電極群を 形成する様にした。

ところで、アクティブマトリックス装置におい では、選択期間中にスイッチ素子を介して画素電 極に所定の電荷量を供給するとともに、非選択期 間中該供給された電荷量を涵素電機に保持してお き画素毎の光弁機能を行なうものである。この時、 本発明の一般的目的に従ってスイッチ素子を半導 体単結晶薄膜に形成すると、その光暗電液は非晶 質シリコン薄膜あるいは多結晶シリコン薄膜に形 或された薄膜トランジスタに比べて大きくなって しまう。従って、何ら対策を施こさない場合には 1フレームの大部分を占める非選択期間中におい て、大きな光暗電流の為薔養電荷がリークしてし まい画素に印加される電圧の降下を生ずるという

特閒平4-133035 (3)

問題点がある。そこで、本発明は光暗電流の比較 的大きなシリコン単結晶薄膜トランジスク素子を 用いた場合にも画素に印加される電圧の降下を有 効に防止する事のできる構造を有する光井基板用 単結晶薄膜半導体装置を提供する事を特徴的な目 的とする。

〔課題を解決するための芋段〕

上述した一般的目的及び特徴的目的を達成する 為に、本発明にかかる光弁基板用半導体装置は、 電気能線性の基板と該基板表面に配置された半導 体単結晶薄膜とからなる積層型の複合基板を用い る。該複合基板の上には側々の画素を規定する調 業電極群が配置されている。又、該半導体単結晶 薄膜にはスイッチ素子群が集積的に形成されてお り、対応する画素電板に対して選択給電を行なう。 加えて、個々の画素電極に接続された容置性素子 群を具備しており、画素電極に給電された電荷を 保持する機能を有する。

本発明の一態様によれば、各容量性素子は各画 素準極の上に誘電体験を介して積層された電極か

つ該半導体単結品薄膜は半導体単結晶バルクからなるウェハと同等の品質を有している。従って、かかる半導体単結品薄膜にLS1製造技術を窮使して職業電極群及びスイッチ素子群等を高密度で集積的に形成する事ができる。この結果得られる半導体装置チップは極めて高い闘素集積密度及び極めて小さい画素寸法を有しており超小型高精細のアクティブマトリックス型光井装置を構成でき

特に、半導体単結品薄膜に形成された絶縁ゲート電界効果トランジスタ等からなるスイッチ素子の光暗電流が比較的大きい点に震み、個々の画象電極には容量性素子が接続されており、画素電極に治電された電荷をフレーム期間中蓄積保持しておく構造となっている。この結果、単結品薄膜トランジスタの光暗電流が比較的大きいにも拘らず、容量性素子を用いて比較的大きな電荷量を予め各、画素電極に蓄積しておき実効印加電圧の降下を有効に防止する事ができる。

ら構成されている。例えば、各画業電極は半導体 多結晶薄膜からなり、該誘電体膜はこの半導体多 結晶薄膜の表面に形成された熱酸化膜から構成さ れている。

本発明の他の態様によれば、各スイッチ素子は ゲートラインを介して選択走査される単結晶薄膜 絶縁ゲート電界効果トランジスタからなるととも に、各容量性素子はゲートラインを遭う様に誘電 体膜を介して積層配置された画素電極延設部から なる。例えば、波ゲートラインは半導体多結晶薄膜 からなり、波誘電体膜はこの半導体多結晶薄膜 表面に形成された無酸化膜からなる。

本発明の好ましい態様として、電気絶縁性の基 板表節に配置された半導体単結晶薄膜は、系板表 面に高品質のシリコンウェハを熱圧着した後研摩 処理を行ない薄膜化したものである。

(発明の作用)

上述した様に、本発明によれば電気絶縁性の基 板とその上に形成された半導体単結品薄膜とから なる二層構造を有する複合基板を用いており、且

(実施例)

以下図面を参照して本発明の好適な実施例を詳 細に説明する。第1関は本発期にかかる光弁基板 用単結晶薄膿半導体装置の模式的部分新面図であ り、光弁袋蓋として組み立てられた状態を示す。 簡単の為、一画素部分を切り取って示してある。 数示する様に、この半導体装置は電気換操件の基 板1と、この蒸板裏面に配置された半導体単結器 薄膜2とからなる二瓣構造を有する複合基板を用 いている。基板1は例えば石英ガラスから構成さ れており、半導体単結晶環態2は例えばシリコン 単結晶から構成されている。半導体単結晶薄膜 2 は選択的熱験化により部分的にフィールド酸化膿 3に転換されている。選択的熱酸化されずに残さ れた半導体単結晶薄膜2の部分が業子領域4を形 成する。フィールド酸化叢3の上には個々の画素 を設定する商業家様ちが配置されている。この覇 紫電極は飼えばシリコン多結晶薄膜を所定の形状 にパタニングして得られる。一方、素子領域4に はスイッチ素子4 a が集積的に形成されている。

特間率4-133035 (4)

このスイッチ素子4 a は対応する画業電極4 a に対して選択給電を行なう為のものであり、例えばシリコン単結晶薄膜絶縁ゲート電界効果トランジスタからなる。即ち、トランジスタスイッチ素子の表面部に離開してアンドルを有するゲートに電気のに接続されているといった。全異配線10の延設部分はトランを入イッチ素子4 a 覆う様に配置されており遮光腺を表れている。

画業電極5には容量性素子!!が接続されており、 スイッチ素子4aを介して選択給電された電荷を 書機する。この容量性素子!!は画素電極5の上に 誘電体膜!2を介して複層された電極13を有してい る。この誘電体膜!2は例えばシリコン多結品薄膜 からなる風素電極5の表面を熱酸化して得られる。

れた保護裏14の上に液品配向際15を形成しておく。 本例はこの様な場合を示し、半導体装置の上には 所定の関際を介して対向基板16が配置されている。 この対向基板18はガラス損体17と、その内側に形 成された共通電極18と、共通電極表面を被覆する 液晶配向膜19等から形成されている。上述した所 定の関節には液晶層20が充填されている。

前述した様に、本半導体装置は複合基板を用いており、基板1の表面には半導体単結品薄膜2が形成されている。この半等体単結品薄膜2は、好ましくは高品質を有するシリコン単結品ウェハを基板表面に熱圧着した後、研摩薄膜化して形成される。この様にして得られたシリコン単結品薄膜2はシリコン単結品ウェハの高品質をそのまま難持しているので、LSI製造技術が直接適用可能であり絶縁ゲート電界効果トランジスタ等のスイッチ素子を散網に形成する事ができる。

ところで、シリコン単結晶薄膜に形成された絶 緑ゲート電界効果トランジスタは、従来の非晶質 シリコン薄膜あるいは多結晶シリコン薄膜に形成

熱酸化膜は絶縁性に優れており緻密であるととも に極めて薄く形成できるので誘電体験12として最 適である。以上の説明から明らかな様に、本実施 例においては容量性素子!!は一対の画素電極5及 び電極18と両者の間に挟持された誘電体膜18とか らなるキャパシタである。電極13は倒えばITO 等の透明電腦材料からなる。画素電極5の上に類 **催される誘電体験12は透明性の無酸化験からなり** 電極18も透明材料からなるので、容量性素子11の 存在は蘇素電極与に対して何ら光学的に障害とは ならない。顔えて、画素電優りを構成するシリ コン多結晶膜の原みを小さくして画素電極5自体 を透明にすると、その下に存在するフィールド酸 化膜3及び石英ガラス基板1も透明であるので全 体として悪素そのものが透明となる。従って、画 素は光透過性の光弁として機能する事ができる。

スイッチ素子4a、画素電振5及び容量性素子 11の形成された基板表面は平坦化された保護機14 によって被優されている。かかる構成を有する半 返体装置を液晶光井に用いる場合には、平均化太

されたトランジスタに比べて比較的光暗電流が大きい。しかしながら、本発明によれば亜素電優5 に容量性素子目が接続されているので、この光暗電流による電荷損失分を十分に補なう事のできる電荷量を蓄積しておく事が可能となる。

第2回は本発明にかかる光弁基板用単結品薄線 半導体装置の他の実施剤を示す模式的部分破断断 面図である。第1回に示す実施剤と同一の構成影 業については同一の参照番号を付してその説明に 換える。先に述べた実施例と異なる点は容量性業 子の構造にある。即ち、本実施例においては母 生業子21は走透電極母線23あるいはゲートライン23は が一トライン23はゲート電極8に電気的に接続の に挟持された誘電体膜22とから構成されてい 技術である。このゲートライン23はゲート 電極8とこの形状にパタニングして得られる。ゲートライン23は にパタニングして得られる。ゲートライン23は 膜を所定の形状にパタニングして得いるの上に配 トライン23は 当前に に、フィールド酸化膜3の上に配

特別平4-133035 (6)

設される。又、ゲートライン23を被覆する誘電体 膜22はシリコン多結器薄膜の熱酸化により得られ る。従って、この誘電体膜22も絶縁性に優れてお り級密であるとともに極めて薄く形成できるので 静電容量を大きくとれる。画素電極5の延設部分 5 a も透明電極材料からなる。従って、本実施例 においては先に述べた例と異なり特別に電極を必 要とする事がなく構造がより簡単になるとともに 製造工程も効率化される。

第3図は第2図に示す一画業部分の平面図である。ちなみに、第2図に示す構造の左側部分は、第3図に示すA・A線に沿って切断された断面構造を示し、同じく第2図に示す構造の右側部分は、第3図に示すB・B線に沿って切断された断面構造を示す。第3図に示す様に、スイッチ素子4gのゲート電極8は走査電極母線あるいはゲートライン28から一部延設されたものであり、そのドレイン領域7はコンタクトホールを介して信号電極母線あるいはコンタクトホールを介して信号電極母線あるい

リックス状に配置されているとともに、所定の画 像信号に応じて各画素電極5を駆動する為の駆動 回路とが形成されている。

複合基板24は、前述した様に石英ガラス基板1 と単結晶シリコン薄膜層2とからなる二層構造を 有する。加えて、石英ガラス基板1の裏面側には 偏光板25が接着されている。そして、駆動回路は この単結晶シリコン薄膜2に形成された巣積回路 からなる。この集積回路はマトリックス状に配置 された複数のスイッチ業子4aを含んでいる。 各スイッチ素子4a は絶縁ゲート電界効果型のト ランジスタからなる。トランジスタのドレイン鎖 域は対応する画業電振ちに接続されており、同じ くゲート電機は走査電艇母線23に接続されており、 同じくソース領域は信号電摄母線IDに接続されて いる。シリコン単結晶薄膜集積回路はさらにXド ライバ26を含み列状の信号電極母線10に接続され ている。さらに、Yドライバ27を含み行状の走査 電極母線23に接続されている。加えて、各画素電 極ちの上には誘電体験(図示せず)を介して透明

は金鷹パタン10に電気的に接続されている。図示 しないが、信号電極母線10の一部分はスイッチ業 子4aを覆う様に延設されている。この延設され た部分は第2図に示す構造の左側部分に明示され ている。

走査電便母線あるいはゲートライン28の表面を 援う様に商業電極5の延設部分5aが形成されて いる。図から明らかな様に、この延設部分5aは その下側に配置されている走査電極母線28との間 でキャバシタを構成し、スイッチ業子4aを介し て商業電極5に選択給電された電荷量を一時的に 審積しておく事ができる。

第4図は第1図に示す光弁基板用半導体装置を 用いて構成されたアクティブマトリックス型液晶 光弁装置の構造を示す模式的分解斜視図である。 図示する様に、この光弁装置は複合基板24と、該 複合基板24に所定の間數を介して対向配置された 対向基板16と、海基板の間の間隙に配置された電 気光学物質層即ち液晶層20等から構成されている。 複合基板24には過素を根定する資素電磁5がマト

電極13が形成されている。

対向基板18はガラス担体17と、ガラス担体17の外側面に接着された偏光板28と、ガラス担体17の内側面に形成された共通電極18等から構成されている。共通電極18の表面は配向勝19によって被覆されている。又、複合蒸板24の表面も配向勝15によって被覆されている。従って、複合基板24と対向基板16の間に挟持された液晶層20は一対の配向勝15及び19によって所定の液晶分子整列状態例えばツイスト状態に制御される。

次に第4図に示すアクティブマトリックス型液 品光弁装置の動作を簡潔に説明する。個々のトランジスタスイッチ素子4gのゲート電極は走査 電極母線23に接続されており、Yドライバ27によって走査信号が印加され線順次で個々のトランジスタスイッチ素子4gの導通及び遮断を制御する。Xドライバ28から出力される画像信号は信号電極母線10を介して導通状態にある選択されたトランジスタスイッチ素子4gに印加される。印加された画像信号は対応する画素電極5に伝えられ、 ____

特開平4-133035 (6)

画像信号の大きさに応じた電荷量が給電される。 給償された業荷量は衝業電機与に接続された容量 件素子に萎躇される。蓄積電荷により励起された 義素電接5と共通電摄18の間に存在する液晶層20 の部分は局部的にその液晶分子整列状態が変化し 入射光に対する光弁機能を奏する。一方、非選択 時においてはトランジスタスイッチ素子4a は非 導通状態となり面素電極5に書き込まれた画像僧 号はそのまま容量性素子に蓄積された電荷量とし て維持される。シリコン単結晶薄膜に形成された トランジスタスイッチ素子4a はその非導適状態 においても若干の光譜電流が流れる。従って、容 量性素子に蓄積された電荷も光暗電流として徐々 に放出される。しかしながら、容量性素子のキャ バシタンスを十分に大きくとってあるので、暗電 流による損失分は殆ど無視する事ができる。従っ て、被贔屓に印施される電圧は実質的に一定に維 持される。例えば、蒯撒信号がテレビジョン信号 がある場合には、1走査練期間の約80μsecの間 に強機信号の大きさに応じた電荷を書き込まね

ばならない。一方、1フィールド期間である約16msecの間、蓄積された電荷量を維持しなければならない。容量性素子のキャパシタンス及びスイッチ素子のチャネル遮断抵抗との額によって決まる電荷放電時定数はこの1フィールド期間である約16msecに比べて遅かに大きく実質的に1フィールド期間内における放電量は無視する事が可能である。

最後に第5図(A)ないし第5図(G)を参照して第1図に示す光弁基板用単結晶薄膜半導体装置の製造方法を詳細に説明する。先ず第5図(A)に示す工程において、石英ガラス基板31と単結晶シリコン基板32とが用意される。単結晶シリコン基板32とが用意される。単結晶でリカコン基板32とが用きされる。単結晶でのシリコン基板32はLSI製造に用いられる高品質のシリコン基板32とのでは、その結晶方位はく108 > 0.0±1.0の範囲の一様性を有し、その単結晶格子欠陥密度は500個/で以下である。用意された石英ガラス基板31の表面及び単結晶シリコン基板32の裏面を先ず精密に平滑仕上げすれた両面を取ね合わせ加熱す

る事により両基板を熱圧着する。この熱圧着処理 により、両基板31及び32は互いに強固に接着され る。

次に第5図(8)に示す工程において、単結晶シリコン基板32の表面には所望の厚さまで研摩された単結晶シリコン基板32を薄膜化する為に研摩の印度は表面には所望の厚さまで研摩なれた単結晶シリコン基板32を薄膜化する為に研摩和コン基板32を薄膜化する処理を用コン基板32を変更に対して変更に対して、このは、120円を対して、120円を対して、120円を対して、120円を対して、120円を対して、120円を対して、120円を対して、120円を対して、120円を対して、120円を対しが対し、120円を対しに対し、120円を対しに対し、120円を対しに対し、120円を対しに対しに対しが対しが対しが対しが対しが対しが対しが対しが対しが対しが対しが対しが対しが

ところで従来から単結晶シリコン薄膜と絶縁性 担体からなる二層構造を有する種々のタイプの 半導体薄膜積層基板が知られている。いわゆる

S01基板と呼ばれているものである。S01基 板は例えば絶縁物質からなる担体表面に化学気相 成長法等を用いて多結晶シリコン薄膜を堆積させ た後、レーザビーム照射等により加熱処理を施こ し多結晶膜を再結晶化して単結晶構造に転換して 得られていた。しかしながら、一般に多結晶の再 結晶化により得られた単結晶は必ずしも一様な結 晶方位を有しておらず又格子欠陥密度が大きかっ た。これらの理由により、従来の方法により製造 されたSOI基板に対してシリコンウェハと同様 にLSI技術を適用する事は困難であった。この 点に鑑み、本発明は半導体製造プロセスで広く用 いられているシリコンウェハと問程度の結晶方位 の一様性及び低密度の格子欠陥を有するシリコン 単結晶薄膜を用いて微糊且つ高分解能の光弁基板 用半導体装置を製造する様にしている。

続いて第5図(C) に示す工程において、シリコン単結晶薄膜33の選択的無酸化を行なう。この 選択的無酸化はシリコン単結晶薄膜33の全厚に対 して全面的に行なわれ光学的に透明なフィールド ~ ~

特開平4-133035 (フ)

酸化膜34が形成される。このフィールド酸化膜34 によって囲まれたシリコン単結晶薄膜38の部分は そのまま残され業子領域35を規定する。

さらに策5図(D)に示す工程において、素子領域に存在するシリコン単結晶薄膜33の表面部分の 熱酸化処理が行なわれゲート発線膜38が形成される。このゲート絶線膜38は極めて薄い膜厚を育する。その上に、化学気相成長法等を用いてシリコン多結晶薄膜を堆積した後、フォトリソグラフィ及び異方性エッチングによりシリコン多結晶薄膜をパタニングし所定の形状を有するゲート電極37を形成する。

第5図(E)に示す工程において、シリコン単結 品準膜38の表面部に対して不純物をドーピングし 不純物拡散領域からなるソース領域38及びドレイン領域39を形成する。この不純物ドーピングは 例えばゲート絶縁膜58を介してゲート電極37をマ スクとした不純物砒素のイオン注入により行なわ れる。この結果、一対のソース領域38及びドレ イン領域39の間でゲート電極37の下の部分にト

続いて、画業電極40の上に誘電体膜41を形成する。この誘電体膜41は例えば多結晶シリコン薄膜からなる断索電極40の表面を熱酸化処理する事により得られる。熱酸化シリコン膜は絶縁性に優れており極めて緻密であるとともにその護厚を薄くできるので優れた誘電体材料である。

さらに、素子領域を覆うマスクを除去した後、 層間絶縁膜を堆積し、その上に金属パタン42を形成する。この時、層間絶縁膜及びゲート絶縁膜に コンタクトホールが形成されており、トランジス タスイッチ素子のソース領域38と金属パタン42の 電気的接続を確保する様にしている。

最後に第5図(G)に示す工程において、誘電体 膜41の上に電極43が積層される。この電極43は例 えばして〇等からなる透明電極材料から構成され る。して〇膜を被覆した後フォトリソグラフィ及 びエッチングを用いてパタニングし所定の形状を 有する電極43を得る事ができる。この結果、画案 電極40及び電機43と両者の間に挟持された誘電体 膜41からなる容量性素子が形成される。本例にお ランジスタチャネル形成領域が設けられシリコン単結品薄膜絶縁ゲート電界効果型のトランジスタが形成される。このトランジスタは典型的なLS1製造技術によってシリコン単結晶薄膜に形成されたものであるから、mオーダあるいはサブ mオーダの微細寸法を有するとともに高速応答性に優れている。

続いて第5図(F)に示す工程において、フィールド酸化膜34の上に画業電極40が形成される。この画業電極40は、例えば素子領域35をマスクした後、基板表面に化学気相成長法を用いてシリコン多結晶薄膜を堆積し、このシリコン多結晶薄膜を堆積し、このシリコン多結晶は本来光非透過性であるが、その膜厚を極めて薄くする事により実質的に入射光に対して透明とする事ができる。なお、画業電40を形成する際、ゲート絶縁膜36に予めコンタトホールを形成しておき、スイッチ素子のドレイン領域39と瀕業電極40の電気的導通を確保する様にしている。

いては、電極43、誘電体膜41、画素電極40は全て 透明であるので透過型の光弁装置を構成する事が できる。電極43を形成した後、基板表面は全体に 渡って保護膜44により被覆される。この保護膜44 の表面は平坦化されている。

(発明の効果)

の選択的無酸化によって得られる緻密な膜を容量 性素子の誘電体膜として利用する事により、耐圧 姓に優れ且つ容量の比較的大きなキャパシタを得 る事ができるという効果がある。

4. 陰面の簡単な説明

第1回は光弁基板用単結晶薄膜半導体装置の構 造を示す模式的部分齢面図、第2図は光弁基板用 単結晶薄膜半導体装置の他の実施例を示す模式的 部分破断断面図、第3図は第2図に示す光弁基板 用単結晶薄膜半導体装置の模式的平面図、第4図 は第1日に示す半導体装置を用いて組み立てられ たアクティブマトリックス型液晶光弁装置の模式 的分解斜視図、及び第5図(A)ないし第5缀(G) は第1週に示す半導体装置の製造方法を示す工程 図である。

1 … 基 板

2 … 半導体単結晶薄膜

3…フィールド酸化膜 4…紫子領域

4amスイッチ業子

5 … 函素電振 7…ドレイン領域

6…ソース領域 8…ゲート電極

8a …ゲート絶線膜

特閒平4-133035 (8)

9 … 層脂絶縁膜

10…金属バタン

11…容量性素子

12…誘電体験

13… 電 極

14…平坦化保護膜

15…配向膜

16…対向基板

17…ガラス担体


18…共通電極


19…配向膜

20…液晶層

セイコー電子工業株式会社


代 理 人 弁理士 林 敬之助








-252-

特開平4-133035 (9)









-253-